BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-257226

(43) Date of publication of application: 21.09.2001

(51)Int.CI.

H01L 21/60 H01L 21/3205 H01L 29/40

(21)Application number: 2000-066578

(71)Applicant: HITACHI LTD

(22)Date of filing:

10.03.2000

(72)Inventor: TORII KATSUHIRO


ASHIHARA YOJI AOKI HIDEO

OHIRA YOSHIKAZU

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To enable a lead-out electrode on a semiconductor chip to be improved in reliability and in a adhesion to a bonding material. SOLUTION: A lead-out electrode 2 at least in a bonding region is composed of a Cu wiring 2a which is comparatively thick and buried inside a recessed pattern 4 and a comparatively thin, Al film 2b coating the Cu wiring 2a.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-257226 (P2001-257226A)

(43)公開日 平成13年9月21日(2001.9.21)


(51) Int.Cl.7	nt.Cl.'			FΙ			テーマコード(参考)		
H01L	21/60		H 0	1 L	29/40		Z	4 M 1 0 4	
	21/3205				21/92		602H	5 F O 3 3	
	29/40				21/88		T		
					21/92		602K		
							603D		
		審査請求	未請求	旅館	項の数 5	OL	(全 8 頁)	最終頁に続く	
(21)出願番	———- }	特顧2000-66578(P2000-66578)	(71)	出顧人	. 000009	5108		· · · · · · · · · · · · · · · · · · ·	
					株式会	社日立	製作所		
(22)出願日		平成12年3月10日(2000.3.10)			東京都	5千代田	区神田駿河台	四丁目6番地	
			(72)発明者		鳥居	克裕			
					東京都	青梅市	新町六丁目16	番地の3 株式	
			会社日:			立製作	立製作所デバイス開発センタ内		
			(72)	発明者	育原	洋司			
					東京都	東京都肯梅市新町六丁目16番地の3 株式			
					会社日	立製作	デパイス開	発センタ内	
			(74)	代理人	10008	0001			
					弁理士	: 简井	大和		
								最終頁に続く	

(54) 【発明の名称】 半導体集積回路装置

(57)【要約】

【課題】 半導体チップ上の引き出し電極の信頼度を向上し、同時に引き出し電極とボンディング材料との良好な接着性を得る。

【解決手段】 少なくともボンディング領域における引き出し電極2を、絶縁膜3に設けられた凹パターン4の内部に埋め込まれた相対的に厚いCu配線2aと、このCu配線2aを覆う相対的に薄いAl膜2bとで構成する。



SEST AVAILABLE COPV

【特許請求の範囲】

【請求項1】 少なくともボンディング領域における引 き出し電極が、下層から順に凹バターンに埋め込まれた 相対的に厚い第1の導電膜と、相対的に薄い第2の導電 膜とで構成されることを特徴とする半導体集積回路装 置。

【請求項2】 少なくともボンディング領域における引 き出し電極が、下層から順に凹パターンに埋め込まれた 相対的に厚いCu配線と、相対的に薄いA1膜、W膜、 る半導体集積回路装置。

【請求項3】 少なくともボンディング領域における引 き出し電極が、下層から順に凹パターンに埋め込まれた 相対的に厚い第1の導電膜と、相対的に薄い第2の導電 膜とで構成され、前記第2の導電膜の上層に表面保護膜 が設けられていることを特徴とする半導体集積回路装

【請求項4】 少なくともボンディング領域における引 き出し電極が、下層から順に凹パターンに埋め込まれた 膜とで構成され、前記第1の導電膜の上層に設けられた 表面保護膜に穿孔するスルーホールを通して前記第1の 導電膜と前記第2の導電膜とが接続されていることを特 徴とする半導体集積回路装置。

【請求項5】 少なくともボンディング領域における引 き出し電極が、下層から順に凹パターンに埋め込まれた 相対的に厚い第1の導電膜と、相対的に薄い第2の導電 膜とで構成され、前記第1の導電膜の上層に設けられた 積層構造の表面保護膜に穿孔するスルーホールを通して 前記第1の導電膜と前記第2の導電膜とが接続されてお 30 り、前記表面保護膜の最下層をプラズマSiN膜で構成 することを特徴とする半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装 置に関し、特に、半導体チップ上の最上層配線であっ て、ボンディング材料が接続される引き出し電極を有す る半導体集積回路装置に適用して有効な技術に関するも のである。

[0002]

【従来の技術】例えば、特開平5-114655号公報 に記載されているように、ボンディング材料が接続され る最上層配線の引き出し電極は、Alを主材料とする金 属膜によって構成されており、半導体チップの主面に形 成された半導体集積回路と電気的に接続されている。

【0003】ところが、半導体累子の微細化に伴って最 上層配線であるA1配線間のスペースが狭くなると、A 1 配線間のアスペクト比(配線膜厚/配線間スペース) が増大するため、A1配線の加工時にメタル残渣が発生

下するという問題が生ずる。

【0004】さらに、A1配線の段差に起因して、A1 配線の上層に形成される表面保護膜の表面の平坦性が不 足するため、AI配線の側壁部分において表面保護膜に クラックなどが生ずるという課題も残されている。

【0005】そこで、最上層配線にダマシンプロセスで 形成されたCu配線を適用する検討が本発明者によって 行われた。Cuダマシン配線では段差が生じないため、 表面保護膜の表面が完全に平坦化されて、表面保護膜の TiN膜またはTaN膜とで構成されることを特徴とす 10 クラックなどを防止することができる。また、Cu配線 は低抵抗であり、高エレクトロマイグレーション耐性を 有することから、Си配線で構成することにより最上層 配線の信頼度を向上することができる。

[0006]

【発明が解決しようとする課題】しかしながら、本発明 者が検討したろとろによると、Cu配線の上層の表面保 護膜にCu配線に達するスルーホールを形成すると、 露 出したCu配線の表面が酸化されて、Cu配線とAuま たは半田等のボンディング材料との接着性が悪くなり、 相対的に厚い第1の導電膜と、相対的に薄い第2の導電 20 ボンディング材料の剥がれや導通不良などが発生すると とが明らかとなった。

> 【0007】本発明の目的は、半導体チップ上の最上層 配線である引き出し電極の信頼度を向上し、同時に引き 出し電極とボンディング材料との良好な接着性を得ると とのできる技術を提供することにある。

> 【0008】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述および添付図面から明らかに なるであろう。

[0009]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。すなわち、

- (1) 本発明の半導体集積回路装置は、少なくともボン ディング領域における引き出し電極が、下層から順に凹 バターンに埋め込まれた相対的に厚いCu配線と、相対 的に薄い導電膜とで構成されるものである。
- (2) 本発明の半導体集積回路装置は、少なくともボン ディング領域における引き出し電極が、下層から順に凹 パターンに埋め込まれた相対的に厚いCu配線と、相対 40 的に薄いA 1 膜、W膜、TiN膜またはTa N膜とで構 成されるものである。
 - (3) 本発明の半導体集積回路装置は、少なくともボン ディング領域における引き出し電極が、下層から順に凹 パターンに埋め込まれた相対的に厚いCu配線と、相対 的に薄い導電膜とで構成され、この導電膜の上層に表面 保護膜が設けられているものである。
- (4) 本発明の半導体集積回路装置は、少なくともボン ディング領域における引き出し電極が、下層から順に凹 パターンに埋め込まれた相対的に厚いCu配線と、相対 する頻度が高くなり、AI配線のショートマージンが低 50 的に薄い導電膜とで構成され、Cu配線の上層に設けら

れた表面保護膜に穿孔するスルーホールを通してCu配 線と上記導電膜とが接続されているものである。

(5) 本発明の半導体集積回路装置は、少なくともボン ディング領域における引き出し電極が、下層から順に凹 パターンに埋め込まれた相対的に厚いCu配線と、相対 的に薄い導電膜とで構成され、Cu配線の上層に設けら れた積層構造の表面保護膜に穿孔するスルーホールを通 してCu配線と上記導電膜とが接続されており、表面保 護膜の最下層をプラズマSiN膜で構成するものであ

【0010】上記した手段によれば、引き出し電極の主 となる構成材料をダマシンプロセスで形成された相対的 に厚いCu配線とすることにより、低抵抗でかつ高エレ クトロマイグレーション耐性を有する引き出し電極が得 られる。さらに、ボンディング材料と接する引き出し電 極の表面層を相対的に薄いAl膜、W膜、TiN膜また はTaN膜で構成することによって、引き出し電極とボ ンディング材料との接着性が良好となり、ボンディング 材料の剥がれや導通不良などの問題を回避することがで の表面の凹凸が改善されて表面保護膜に生ずるクラック を防ぐことができる。

[0011]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。

【0012】なお、実施の形態を説明するための全図に おいて同一機能を有するものは同一の符号を付し、その 繰り返しの説明は省略する。

【0013】(実施の形態1)図1に、本発明の一実施 の形態である引き出し電極を示す半導体基板の要部断面 30 図を示す。

【0014】半導体基板1の最上層配線である引き出し 電極2は、主にダマシンプロセスで形成されたCu配線 2aによって構成されており、図示はしないが、スルー ホールを通して半導体基板1の主面に形成された半導体 集積回路と電気的に接続されている。

【0015】Cu配線2aは、層間絶縁膜3に形成され た凹パターン4の内部に埋め込まれたCu膜によって構 成され、その厚さは、例えば0.5~2μm程度であ 有する。凹パターン4の内壁にはCuの拡散またはCu の酸化を防ぐ機能を有するバリア層5が設けられてい る。バリア層5は、例えばTiN、Ta、TaN、W、 WN、TiSiN、TaSiN、WSiNなどによって

【0016】上記Cu配線2aは表面保護膜6によって 覆われている。表面保護膜6は、半導体基板1上に形成 された絶縁膜のうちの最終絶縁膜であり、例えば下層か ら順に無機絶縁膜6aおよびPIQ膜6bが積層されて 構成されている。無機絶縁膜6 a の厚さは、例えば0. 5~3μm程度であり、PIQ膜6bの厚さは、例えば 2~10 μm程度である。

【0017】無機絶縁膜6aは、主に、例えばSi O, 、Si, N, またはSiO, とSi, N, との積層膜から なり、従って、無機絶縁膜6aの構造としては、Si, N_{\bullet}/SOG (Spin On Glass) $/SiO_{\bullet}$, $Si_{\bullet}N_{\bullet}/$ SiO_2 , SiO_2/Si_3N_4 , $SiO_2/SOG/Si_3$ N,が提案される。

【0018】引き出し電極2にボンディング材料を接続 10 する領域(ボンディング領域)の表面保護膜6にはスル ーホール7が穿孔しており、このスルーホール7が設け られるCu配線2aの表面にはAl膜2bが形成されて いる。従って、ボンディング領域における引き出し電極 2では、Cu配線2aとAl膜2bとが下層から順に積 層されて構成されている。

【0019】A1膜2bは、半導体基板1上に堆積され たAIを主材料とした金属膜、例えばAI膜、AI-C u合金膜などをレジストパターンをマスクとしてエッチ ング技術によって加工形成される。その厚さは、Cu配 きる。また、引き出し電極の段差に起因した表面保護膜 20 線2aの厚さよりも相対的に薄く、例えば0.05~1. 0μm程度であり、Al膜2bでCu配線2aの表面を 覆うことによってスルーホール7の形成によるCu配線 2 a の露出を防いでいる。なお、C u 配線 2 a と A 1 膜 2 b との合金化反応を抑えるために、両者間にTiN、 TaNによって構成されるパリア層を設けてもよい。 【0020】さらに、引き出し電極2は、表面保護膜6 に穿孔されたスルーホール7を通じて、CCB (Contro lled Collapse Bonding) バンプ 8 が接合される下地金 属BLMと電気的に接続されている。

【0021】下地金属BLMは、例えば3種類の金属層 9 a ~ 9 c が下層から順に積層されて構成されている。 最下層の金属層 9 a は、例えば C r または T i からな り、その厚さは、例えば0.03~0.2μm程度であ る。また、中間の金属層9bは、例えばNiまたはCu からなり、その厚さは、例えば0.3~3μm程度であ る。さらに、最上層の金属層9 cは、例えばA u からな り、その厚さは、例えば0.05~0.2 μm程度であ る。従って、下地金属BLMの構造としては、Au/N i/Cr, Au/Cu/Cr, Au/Ni/Ti, Au り、低抵抗でかつ高エレクトロマイグレーション耐性を 40 /Cu/Tiが提案される。なお、中間の金属層9bに は、Ni-Cu合金またはNi-W合金を用いることも できる。

> 【0022】下地金属BLM上には、リフトオフ法また はメタルマスク蒸着法等によって形成されたCCBバン プ8が接合されている。なお、半導体チップをパッケー ジ基板に実装する際に、下地金属BLMとバッケージ基 板の電極パッドに接合されたCCBバンプとを接続して もよい。

【0023】次に、本発明の実施の形態1である引き出 50 し電極の製造方法の一例を図2~図7を用いて工程順に 10

説明する。

【0024】まず、図2に示すように、レジストパター ンをマスクとして半導体基板1上に形成された絶縁膜3 をエッチングすることにより、絶縁膜3に凹パターン4 を形成する。この絶縁膜3の下層には、絶縁膜3に対し てエッチング選択比がとれる絶縁膜3aが形成されてい

【0025】次に、図3に示すように、半導体基板1上 にCuの拡散を防止することのできる機能を有する厚さ 0.05μm程度のパリア層5をスパッタリング法また はCVD (Chemical Vapor Deposition) 法などによっ て堆積した後、スパッタリング法による成膜、あるいは スパッタリング法とこれに続く電解めっき法との連続成 膜などによってCu膜(図示せず)を堆積する。

【0026】次いで、半導体基板1に熱処理を施して、 Cu 膜を構成するCu 原子を流動現象によって凹パター ン4の内部へ流し込む(リフロー処理)。リフロー処理 は、例えば水索雰囲気中で約450℃程度に半導体基板 1を加熱して約2分間行われる。

びバリア層5をCMP (Chemical Vapor Deposition) 法によって研磨除去して、凹パターン4の内部にバリア 層5 およびCu膜を埋め込み、Cu配線2aを形成す

【0028】次に、例えばH、プラズマ処理、またはH、 リフロー処理(400~450℃程度)などの還元処理 をCu配線2aの表面に施した後、大気中にさらすこと なく、図4に示すように、半導体基板1上にA1を主材 料とする金属膜10を堆積する。

【0029】との後、図5に示すように、レジストパタ 30 ーンをマスクとして金属膜10をエッチングし、ボンデ ィング領域のCu配線2aの上部にAI膜2bを形成す る。CCで、後の工程でCu配線2aの表面が露出する のを防ぐため、A1膜2bの平面積をCu配線2aの平 面積よりも大きく加工して、ボンディング領域のCu配 線2aの表面をA1膜2bで完全に覆う。

【0030】次に、図6に示すように、無機絶縁膜6a およびPIQ膜6bの積層からなる表面保護膜6を形成 する。まず、半導体基板1上に無機絶縁膜6aを堆積し た後、レジストパターンをマスクとして、AI膜2hが 40 エッチングされてCu配線2aが露出しない条件で無機 絶縁膜6aをエッチングし、ボンディング領域にスルー ホール7を形成する。次に、無機絶縁膜6aの上層に感 光性のPIQ膜6bを塗布した後、PIQ膜6bにリソ グラフィ技術によって感光、現像処理を施し、次いで3 20~350℃程度の効果ベークを施すことで、上記ス ルーホール7上のPIQ膜6bを開孔する。

【0031】次に、図7に示すように、PIQ膜6bの 上層に、例えばスパッタリング法により金属層 9 a ~ 9 をマスクとして、例えばウエットエッチング法により、 金属層9 c および金属層9 b を順次エッチングし、金属 層9c、9bをパターン形成する。続いて、レジストパ ターンをマスクとして、例えばドライエッチング法によ り、金属層9aをエッチングし、金属層9aをパターン 形成することにより、金属層9a~9cからなる下地金 属BLMを形成する。

【0032】次に、下地金属BLM上に半田を、例えば リフトオフ法またはメタルマスク蒸着によって形成した 後、ウエットバックにより上記半田を球形化してCCB バンプ8を形成する。

【0033】なお、本実施の形態1では、ボンディング 領域のCu配線2a上のみにAl膜2bを形成したが、 Cu配線2a上の全てにAl膜2bを形成してもよい。 【0034】また、本実施の形態1では、引き出し電極 2に下地電極BLMを介してCCBバンプ8が接続され たが、引き出し電極2に直接ボンディング材料、例えば ワイヤーを接続してもよい。

【0035】また、本実施の形態1では、Cu配線2a 【0027】この後、凹パターン4の外部のCu膜およ 20 の表面をAl膜2bによって覆ったが、例えばW膜、T iN膜、TaN膜などの酸化され難い金属膜によってC u配線2aを覆っても同様な効果が得られる。

> 【0036】このように、本実施の形態1によれば、引 き出し電極2を主としてダマシンプロセスで形成された 0.5~2 μm程度の相対的に厚いCu配線2aで構成 することによって、低抵抗でかつ高エレクトロマイグレ ーション耐性を有する引き出し電極2が得られる。 さら に、ボンディング領域のCu配線2aを0.05~1.0 μm程度の相対的に薄いA 1 膜 2 b で覆い、ボンディン グ材料をA1膜2bに接続させることによって、ボンデ ィング材料との接着性が良好となり、ボンディング材料 の剥がれや導通不良などの問題を回避することができ る。また、A1膜2bが相対的に薄いことから、引き出 し電極2の段差に起因した表面保護膜6の表面の凹凸が 改善されてA1膜2bの側壁部分における応力が緩和 し、表面保護膜6に生ずるクラックを防ぐことができ

> 【0037】(実施の形態2)図8に、本発明の他の実 施の形態である引き出し電極を示す半導体基板の要部断 面図を示す。

> 【0038】半導体基板1の最上層配線である引き出し 電極2は、主にダマシンプロセスで形成されたCu配線 2aによって構成され、ボンディング領域では、このC u配線2の上にA1膜2bが形成されて積層構造による 引き出し電極2が形成されている。しかし、前記実施の 形態1の最上層配線では、表面保護膜6の下層にAI膜 2 bが形成されたが、本実施の形態2では、表面保護膜 6の上層にAI膜2bが形成される。

【0039】次に、本発明の実施の形態2である引き出 cを下層から順に堆積する。次いで、レジストパターン 50 し電極の製造方法の一例を図9〜図11を用いて工程順 に説明する。

【0040】まず、前記実施の形態1において前記図2 および前記図3を用いて説明した製造方法と同様に、絶 縁膜3に形成された凹パターン4の内部にバリア層5お よびCu膜を埋め込み、Cu配線2aを形成する。

【0041】次に、例えばNH、プラズマ処理などの還 元処理をCu配線2aの表面に施した後、大気中にさら すことなく、図9に示すように、半導体基板1上にプラ ズマCVD法でプラズマSiN膜11を堆積し、続いて 表面保護膜12を形成する。プラスマSiN膜11は、 Cu配線2aから表面保護膜12へのCuの拡散を防ぐ ために設けられる。

【0042】次に、図10に示すように、レジストバタ ーンをマスクとして表面保護膜12およびプラズマSi N膜11を順次エッチングし、スルーホール13を形成 する。次いで、図11に示すように、半導体基板1上に Alを主材料とする金属膜10、例えばAl膜、Al-Cu合金膜などを堆積する。

【0043】との後、レジストパターンをマスクとして 金属膜10をエッチングし、スルーホール13を通して 20 Cu配線2aに接するAI膜2bを形成し、Cu配線2 aの表面を覆うことによりCu配線2aの露出を防ぐ。 【0044】このように、本実施の形態2によれば、ダ マシンプロセスで形成されたCu配線2aの上層に表面 保護膜12を形成し、さらに、スルーホール13が穿孔 した表面保護膜12の上層にA1膜2bを形成すること から、表面保護膜12の表面を完全に平坦化することが 可能となり、表面保護膜12に生ずるクラックを防ぐこ とができる。

【0045】以上、本発明者によってなされた発明を発 30 1 半導体基板 明の実施の形態に基づき具体的に説明したが、本発明は 前記実施の形態に限定されるものではなく、その要旨を 逸脱しない範囲で種々変更可能であることはいうまでも ない。

[0046]

【発明の効果】本願によって開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

【0047】本発明によれば、低抵抗で高エレクトロマ イグレーション耐性を有する引き出し電極が得られ、ま 40 6 b PIQ膜 た、表面保護膜の表面の平坦性の改善によって表面保護 膜に生ずるクラックを防ぐことができるので、引き出し 電極の信頼度を向上することができる。さらに、引き出 し電極とボンディング材料との接着性を良好なものとす るととができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態である半導体チップ上の 引き出し電極を示す半導体基板の要部断面図である。

【図2】本発明の一実施の形態である半導体チップ上の

引き出し電極の製造方法の一例を示す半導体基板の要部 断面図である。

【図3】本発明の一実施の形態である半導体チップ上の 引き出し電極の製造方法の一例を示す半導体基板の要部 断面図である。

【図4】本発明の一実施の形態である半導体チップ上の 引き出し電極の製造方法の一例を示す半導体基板の要部 断面図である。

【図5】本発明の一実施の形態である半導体チップ上の 引き出し電極の製造方法の一例を示す半導体基板の要部 断面図である。

【図6】本発明の一実施の形態である半導体チップ上の 引き出し電極の製造方法の一例を示す半導体基板の要部 断面図である。

【図7】本発明の一実施の形態である半導体チップ上の 引き出し電極の製造方法の一例を示す半導体基板の要部 断面図である。

【図8】本発明の他の実施の形態である半導体チップ上 の引き出し電極を示す半導体基板の要部断面図である。 【図9】本発明の他の実施の形態である半導体チップ上

の引き出し電極の製造方法の一例を示す半導体基板の要 部断面図である。

【図10】本発明の他の実施の形態である半導体チップ 上の引き出し電極の製造方法の一例を示す半導体基板の 要部断面図である。

【図11】本発明の他の実施の形態である半導体チップ 上の引き出し電極の製造方法の一例を示す半導体基板の 要部断面図である。

【符号の説明】

引き出し電極

2a Cu配線

2b Al膜

3 絶縁膜

3a 絶縁膜

4 凹パターン

5 バリア層

6 表面保護膜

6a 無機絶縁膜

7 スルーホール 8 CCBパンプ

9 a 金属層

9 b 金属層

9 c 金属層


10 金属膜

11 プラズマSiN膜

12 表面保護膜


13 スルーホール

【図1】




[図2]






2 3









【図5】


Ø 5






[図7]

図 7



【図9】


Ø 9



【図8】


【図10】


图 10



【図11】

図 11





フロントページの続き

(51)Int.Cl.⁷

識別記号

FΙ

テーマコート' (参考)

H01L 21/92

603G

(72)発明者 青木 英雄

東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 (72)発明者 大平 義和

東京都費梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 Fターム(参考) 4M104 BB02 BB04 BB17 BB18 BB29

BB30 BB32 BB33 CC01 DD17

DD20 DD37 DD43 DD52 DD64

DD65 DD75 DD78 EE02 EE06

EE12 EE14 EE17 EE18 FF17

GG13 HH20

5F033 HH07 HH08 HH11 HH13 HH18

HH19 HH21 HH32 HH33 HH34

MM01 PP06 PP15 PP19 PP27

QQ08 QQ09 QQ10 QQ11 QQ19

QQ41 QQ48 QQ75 RR04 RR06

RR09 RR22 RR27 SS15 SS21

TT04 W07 XX05 XX08 XX12

XX17